W rner H. Stem r

Fr m:

"WHS" <stemer@patentusa.com>

T:

"Franz PLASSER Patentabteilung (patent department)" <patent@plassertheurer.co.at>

Sent:

Thursday, August 07, 2003 11:04 AM

Subject:

US-Anmeldung WFP-0207, Aktennummer 10/610,185.

Sehr geehrte Kollegen,

anbei eine .pdf Datei mit der russischsprachigen Übertragungserklärung. Lassen Sie mich bitte wissen, falls es damit technische Schwierigkeiten gibt (es wurde hier vor kurzem auf die neueste Adobe Software umgestellt . . .).

Falls alles klappt, lassen Sie das Formular bitte unterschreiben, und schicken Sie es an uns zurück. Es besteht kein Zeitdruck. Die Eintragung soll aber spätestens zum Zeitpunkt der Erlaubnis der Anmeldung erfolgen.

MfG

١

Werner H. Stemer

8/7/2003

•	

Circuit arrangement f r m nitoring balanced lines

Patent Number:

DE3342763

Publication date:

1985-06-05

Inventor(s):

MUHR ANDREAS DIPL ING (DE); KNAUER DETLEV DIPL ING (DE)

Applicant(s):

SIEMENS AG (DE)

Requested Patent:

DE3342763

Application Number: DE19833342763 19831125

Priority Number(s):

DE19833342763 19831125

IPC Classification:

H04B3/46; H04L25/08

EC Classification:

H04B3/46, H04L1/20, H04L25/08


Equivalents:

Abstract

To monitor balanced lines via which binary signals are transmitted with signal levels which are inverted in relation to one another, the absolute value of the difference voltages on the two wires (L1, L2) of the balanced line is compared with a reference value. An error signal is emitted if the difference value is less than the reference value. The invention is intended for use primarily in digital

bus systems.

Data supplied from the esp@cenet database - I2



DOCKET NO: MEN-17-486

SERIAL NO:
APPLICANT: Jürgen Blank
LERNER AND GREENBERG P.A.
P.O. BOX 2480
HOLLYWOOD, FLORIDA 33022
TEL. (954) 925-1100